Počet záznamov: 1
Hardware redundancy architecture based on reconfigurable logic blocks with persistent high reliability improvement
Názov Hardware redundancy architecture based on reconfigurable logic blocks with persistent high reliability improvement Autor Krištofík Štefan 1984- SAVINFO - Ústav informatiky SAV SCOPUS RID ORCID Spoluautori Baláž Marcel 1979- SAVINFO - Ústav informatiky SAV SCOPUS RID Malík Peter 1980 - SAVINFO - Ústav informatiky SAV SCOPUS RID ORCID Zdroj.dok. Microelectronics reliability. Vol. 86 (2018), p. 38-53 Jazyk dok. eng - angličtina Druh dok. rozpis článkov z periodík (rbx) Ohlasy BONCALO, Oana - AMARICAI, Alexandru - LENDEK, Zsofia. Fault Tolerant Digital Data-Path Design via Control Feedback Loops. In ELECTRONICS, 2020, vol. 9, no. 10, pp. BUKOV, V. N. - SHURMAN, V. A. - AGEEV, A. M. Algorithms for Managing the Redundancy of Onboard Equipment Complexes of Mobile Objects. Part 2. Paired Arbitration of Computers. In Mekhatronika, Avtomatizatsiya, Upravlenie, 2022-01-01, 23, 6, pp. 327-336. ISSN 16846427. Dostupné na: https://doi.org/10.17587/mau.23.327-336. Kategória ADCA - Vedecké práce v zahraničných karentovaných časopisoch impaktovaných Kategória (od 2022) V3 - Vedecký výstup publikačnej činnosti z časopisu Typ výstupu článok Rok vykazovania 2018 Registrované v WOS Registrované v SCOPUS Registrované v CCC DOI 10.1016/j.microrel.2018.04.010 článok
Názov súboru Prístup Veľkosť Stiahnuté Typ Licence Hardware redundancy architecture based on reconfigurable logic blocks with persistent high reliability improvement.pdf Prístupný 2.1 MB 0 Vydavateľská verzia rok CC IF IF Q (best) JCR Av Jour IF Perc SJR SJR Q (best) CiteScore A rok vydania rok metriky IF IF Q (best) SJR SJR Q (best) 2018 2017 1.236 Q3 0.388 Q2
Počet záznamov: 1